路的集成、消費和封裝這三大步驟。但在凡是生存中，“集成通路”和“芯片”兩者常被看成同一致念運用。

芯片創(chuàng)造的進程就猶如用樂高蓋屋子一律，先有晶圓動作基礎，再層層往上疊的芯片創(chuàng)造過程后，就可產(chǎn)出需要的 IC 芯片（那些會在反面引見）。但是，沒有安排圖，具有再強迫造本領都沒有效，所以，興辦師的腳色十分要害。然而 IC 安排中的興辦師畢竟是誰呢？正文接下來要對準 IC 安排做引見。

在 IC 消費過程中，IC 多由?？?IC 安排公司舉行籌備、安排，像是聯(lián)發(fā)科、高通、Intel 等著名大廠，都自行安排各自的 IC 芯片，供給各別規(guī)格、功效的芯片給卑劣廠商采用。由于 IC 是由各廠自行安排，以是 IC 安排格外仰仗工程師的本領，工程師的本質(zhì)感化著一間企業(yè)的價格。但是，工程師們在安排一顆 IC 芯片時，畢竟有那些辦法？安排過程不妨大略分紅如次。

IC安排

安排第一步，訂定目的

在 IC 安排中，最要害的辦法即是規(guī)格擬訂。這個辦法就像是在安排興辦前，先確定要幾間屋子、澡堂，有什么興辦規(guī)則須要按照，在決定好一切的功效之后在舉行安排，如許才不必再花特殊的功夫舉行后續(xù)竄改。IC 安排也須要過程一致的辦法，本領保證安排出來的芯片不會有任何缺點。

規(guī)格擬訂的第一步便是決定 IC 的手段、功效何以，對洪量向做設定。接著是查看有哪些協(xié)議要適合，像無線網(wǎng)卡的芯片就須要適合 IEEE 802.11 等規(guī)範，否則，這芯片將沒轍和市情上的產(chǎn)物相容，使它沒轍和其余擺設連線。結(jié)果則是樹立這顆 IC 的實作本領，將各別功效調(diào)配成各別的單位，并樹立各別單位間連結(jié)的本領，如許便實行規(guī)格的擬訂。

安排完規(guī)格后，接著即是安排芯片的詳細了。這個辦法就像發(fā)端記下興辦的規(guī)畫，將完全表面刻畫出來，簡單后續(xù)繪圖。在 IC 芯片中，便是運用硬體刻畫談話（HDL）將通路刻畫出來。常運用的 HDL 有 Verilog、VHDL 等，藉由程式碼便可簡單地將一顆 IC 地功效表白出來。接著即是查看程式功效的精確性并連接竄改，直到它滿意憧憬的功效為止。

▲ 32 bits 減法器的 Verilog 典型。

有了電腦，工作都變得簡單

有了完備規(guī)畫后，接下來便是畫出平面包車型的士安排宏圖。在 IC 安排中，論理合成這個辦法便是將決定精確的 HDL code，放入電子安排機動化東西（EDA tool），讓電腦將 HDL code 變換成論理通路，爆發(fā)如次的通路圖。之后，反覆的決定此論理閘安排圖能否適合規(guī)格并竄改，直到功效精確為止。

▲ 遏制單位合成后的截止。

結(jié)果，將合成完的程式碼再放入另一套 EDA tool，舉行通路構(gòu)造與繞線（Place And Route）。在過程連接的檢驗和測定后，便會產(chǎn)生如次的通路圖。圖中不妨看到藍、紅、綠、黃等各別臉色，每種各別的臉色就代辦著一張光罩。至于光罩畢竟要怎樣應用呢？

▲ 常用的驗算芯片- FFT 芯片，實行通路構(gòu)造與繞線的截止。

層層光罩，疊起一顆芯片

開始，暫時仍舊領會一顆 IC 會爆發(fā)多張的光罩，那些光罩有左右層的辨別，每層有各自的工作。下圖為大略的光罩例子，以積體通路中最基礎的元件 CMOS 為範例，CMOS 全名為互補式非金屬氧化學物理半半導體（Complementary metal–oxide–semiconductor），也即是將 NMOS 和 PMOS 兩者做貫串，產(chǎn)生 CMOS。至于什么是非金屬氧化學物理半半導體（MOS）？這種在芯片中普遍運用的元件比擬難證明，普遍讀者群也較難弄清，在這裡就不多加細究。

下圖中，左邊即是過程通路構(gòu)造與繞線后產(chǎn)生的通路圖，在前方仍舊領會每種臉色便代辦一張光罩。右邊則是將每份光罩攤開的格式。創(chuàng)造是，便由底層發(fā)端，依循上一篇 IC 芯片的創(chuàng)造中所提的本領，逐層創(chuàng)造，結(jié)果便會爆發(fā)憧憬的芯片了。

至此，對于 IC 安排該當有發(fā)端的領會，完全可見就很領會 IC 安排是一門特殊攙雜的?？疲捕嗵澚穗娔X扶助軟體的老練，讓 IC 安排得以加快。IC 安排廠格外依附工程師的聰慧，這裡所述的每個辦法都有其特意的常識，皆可獨力成多門專科的課程，像是撰寫硬體刻畫談話就不只純的只須要熟習程式談話，還須要領會論理通路是怎樣運作、怎樣將所需的驗算法變換成程式、合成軟體是怎樣將程式變換成論理閘等題目。

什么是晶圓？

在半半導體的消息中，老是會提到以尺寸標示的晶圓廠，如 8 寸或是 12 寸晶圓廠，但是，所謂的晶圓究竟是什么貨色？個中 8 寸指的是什么局部？要產(chǎn)出大尺寸的晶圓創(chuàng)造又有什么難度呢？以次將漸漸引見半半導體最要害的普通——「晶圓」究竟是什么。

晶圓（wafer），是創(chuàng)造各式電腦芯片的普通。咱們不妨將芯片創(chuàng)造比較成用樂高積木蓋屋子，藉由一層又一層的堆疊，實行本人憧憬的造型（也即是各式芯片）。但是，即使沒有杰出的基礎，蓋出來的屋子就會歪來歪去，不對本人所意，為了做出完備的屋子，便須要一個穩(wěn)固的基板。對芯片創(chuàng)造來說，這個基板即是接下來將刻畫的晶圓。

（Souse：Flickr/Jonathan Stewart CC BY 2.0）

開始，先回顧一下小功夫在玩樂高積木時，積木的外表城市有一個一個小小圓型的凸出物，藉由這個結(jié)構(gòu)，咱們可將兩塊積木堅韌的疊在一道，且不需運用膠水。芯片創(chuàng)造，也是以一致如許的辦法，將后續(xù)增添的亞原子和基板恒定在一道。所以，咱們須要探求外表一律的基板，以滿意后續(xù)創(chuàng)造所需的前提。

在液體資料中，有一種特出的晶體構(gòu)造──單晶（Monocrystalline）。它具備亞原子一個接著一個精細陳設在一道的個性，不妨產(chǎn)生一個平坦的亞原子上層。所以，沿用單晶做出晶圓，便不妨滿意之上的需要。但是，該怎樣爆發(fā)如許的資料呢，重要有二個辦法，辨別為純化以及拉晶，之后便能實行如許的資料。

怎樣創(chuàng)造單晶的晶圓

純化分紅兩個階段，第一步是冶金級純化，此一進程主假如介入碳，以氧化恢復的辦法，將氧化硅變換成 98% 之上純度的硅。大部份的非金屬提煉，像是鐵或銅等非金屬，皆是沿用如許的辦法贏得充滿純度的非金屬。然而，98% 對于芯片創(chuàng)造來說保持不夠，仍須要進一步提高。所以，將再進一步沿用西門子制造過程（Siemens process）作純化，如許，將贏得半導機制程所需的高純度多晶硅。

▲ 硅柱創(chuàng)造過程（Source： Wikipedia）

接著，即是拉晶的辦法。開始，將前方所贏得的高純度多晶硅熔化，產(chǎn)生液態(tài)的硅。之后，以單晶的硅種（seed）和液體外表交戰(zhàn)，一面回旋一面慢慢的進取拉起。至于何以須要單晶的硅種，是由于硅亞原子陳設就和人列隊一律，會須要排頭讓厥后的人該怎樣精確的陳設，硅種便是要害的排頭，讓厥后的亞原子領會該怎樣列隊。結(jié)果，待擺脫液面包車型的士硅亞原子凝結(jié)后，陳設一律的單晶硅柱便實行了。

▲ 單晶硅柱（Souse：Wikipedia）

但是，8寸、12寸又代辦什么貨色呢？他指的是咱們爆發(fā)的晶柱，長得像鉛筆筆桿的局部，外表過程處置并切成薄圓片后的直徑。至于創(chuàng)造大尺寸晶圓又有什么難度呢？如前方所說，晶柱的創(chuàng)造進程就像是在做棉花糖一律，一面回旋一面成型。有創(chuàng)造過棉花糖的話，該當都領會要做出大并且堅固的棉花糖是十分艱巨的，而拉晶的進程也是一律，回旋拉起的速率以及溫度的遏制城市感化到晶柱的品德。也所以，尺寸愈大時，拉晶對速率與溫度的訴求就更高，所以要做出高品德 12 寸晶圓的難度就比 8 寸晶圓還來得高。

不過，一整條的硅柱并沒轍做出芯片創(chuàng)造的基板，為了爆發(fā)一片一片的硅晶圓，接著須要以鉆石刀將硅晶柱橫向切成圓片，圓片再經(jīng)過拋光便可產(chǎn)生芯片創(chuàng)造所需的硅晶圓。過程這么多辦法，芯片基板的創(chuàng)造便大功成功，下一步便是堆疊屋子的辦法，也即是芯片創(chuàng)造。至于該怎樣創(chuàng)造芯片呢？

層層堆疊制造的芯片

在引見過硅晶圓是什么貨色后，同聲，也領會創(chuàng)造 IC 芯片就像是用樂高積木蓋屋子一律，藉由一層又一層的堆疊，創(chuàng)作本人所憧憬的造型。但是，蓋屋子有十分多的辦法，IC 創(chuàng)造也是一律，創(chuàng)造 IC 畢竟有哪些辦法？正文將草率 IC 芯片創(chuàng)造的過程做引見。

在發(fā)端前，咱們要先看法 IC 芯片是什么。IC，全名積體通路（Integrated Circuit），由它的定名可知它是將安排好的通路，以堆疊的辦法拉攏起來。藉由這個本領，咱們不妨縮小貫穿通路時所需奢侈的表面積。下圖為 IC 通路的 3D 圖，從圖中不妨看出它的構(gòu)造就像屋子的樑和柱，一層一層堆疊，這也即是何以會將 IC 創(chuàng)造比較成蓋屋子。

▲ IC 芯片的 3D 切面圖。（Source：Wikipedia）

從上海圖書館中 IC 芯片的 3D 切面圖來看，底部湛藍色的局部即是上一篇引見的晶圓，從這張圖不妨更精確的領會，晶圓基板在芯片中表演的腳色是多么要害。至于赤色以及藤黃色的局部，則是于 IC 創(chuàng)造時要實行的場合。

開始，在這裡不妨將赤色的局部比較成高樓中的一樓大廳。一樓大廳，是一棟屋子的派別，收支都由這裡，在控制交通下常常會有較多的性能性。所以，和其余樓層比擬，在興修時會比擬攙雜，須要較多的辦法。在 IC 通路中，這個大廳即是論理閘層，它是整顆 IC 中最要害的局部，藉由將多種論理閘拉攏在一道，實行功效完備的 IC 芯片。

黃色的局部，則像是普遍的樓層。和一樓比擬，不會有太攙雜的結(jié)構(gòu)，并且每層樓在興修時也不會有太多變革。這一層的手段，是將赤色局部的論理閘貫串在一道。之以是須要這么多層，是由于有太多線路要連結(jié)在一道，在單層沒轍包含一切的線路下，就要多疊幾層來完畢這個目的了。在這之中，各別層的線路會左右貫串以滿意接報的需要。

分層動工，逐層框架結(jié)構(gòu)

領會 IC 的結(jié)構(gòu)后，接下來要引見該怎樣創(chuàng)造。試想一下，即使要以油漆噴罐做精致作圖時，咱們需先割出圖形的掩飾板，蓋在紙上。接著再將油漆平均地噴在紙上，待油漆乾后，再將遮板拿開。連接的反復這個辦法后，便可實行一律且攙雜的圖形。創(chuàng)造 IC 即是以一致的辦法，藉由掩飾的辦法一層一層的堆疊起來。

創(chuàng)造 IC 時，不妨大略分紅之上 4 種辦法。固然本質(zhì)創(chuàng)造時，創(chuàng)造的辦法會有分別，運用的資料也有所各別，然而大概上皆沿用一致的道理。這個過程和油漆作畫有些許各別，IC 創(chuàng)造是先涂料再加做掩飾，油漆作畫則是先掩飾再作畫。以次將引見各過程。

非金屬濺鍍：將欲運用的非金屬資料平均灑在晶圓片上，產(chǎn)生一地膜。

涂布光阻：先將光阻資料放在晶圓片上，透過光罩（光罩道理留待下次證明），將光束打在不要的局部上，妨害光阻資料構(gòu)造。接著，再以化學丹方將被妨害的資料洗去。

蝕刻本領：將沒有受光阻養(yǎng)護的硅晶圓，以離子束蝕刻。

光阻去除：運用去光阻液皆剩下的光阻融化掉，如許便實行一次過程。

結(jié)果便會在一整片晶圓上實行很多 IC 芯片，接下來只有將實行的方形 IC 芯片剪下，便可送給封裝廠做封裝，至于封裝廠是什么貨色？就要待之后再做證明啰。

▲ 百般尺寸晶圓的比擬。（Source：Wikipedia）

納米制造過程是什么？

三星以及臺積電在進步半導機制程打得十分熾熱，相互都想要在晶圓代工中搶得先機以篡奪訂單，簡直成了 14 納米與 16 納米之爭，但是 14 納米與 16 納米這兩個數(shù)字的畢竟意旨何以，指的又是哪個部位？而在減少制造過程后又未來帶來什么長處與困難？以次咱們草率納米制造過程做大略的證明。

納米究竟有多纖細？

在發(fā)端之前，要先領會納米畢竟是什么道理。在數(shù)學上，納米是 0.000000001 公尺，但這是個十分差的例子，究竟咱們只看獲得少量點后有很多個零，卻沒有本質(zhì)的發(fā)覺。即使以指甲厚薄做比擬的話，大概會比擬鮮明。

用尺規(guī)本質(zhì)丈量的話不妨得悉指甲的厚薄約為 0.0001 公尺（0.1 毫米），也即是說試著把一片指甲的側(cè)面切成 10 萬條線，每條線就約同等于 1 納米，由此可略為想像獲得 1 納米是多么的微弱了。

領會納米有多小之后，還要領會減少制造過程的蓄意，減少電晶體的最重要手段，即是不妨在更小的芯片中塞入更多的電晶體，讓芯片不會因本領提高而變得更大；其次，不妨減少處置器的演算功效；再者，縮小體積也不妨貶低耗電量；結(jié)果，芯片體積減少后，更簡單塞入動作安裝中，滿意將來輕浮化的需要。

再回顧商量納米制造過程是什么，以 14 納米為例，其制造過程是指在芯片中，線最小不妨做到 14 納米的尺寸，下圖為保守電晶體的長相，以此動作例子。減少電晶體的最重要手段即是為了要縮小耗電量，但是要減少哪個局部本領到達這個手段？左下圖中的 L 即是咱們憧憬減少的局部。藉由減少閘極長度，交流電不妨用更短的路途從 Drain 端到 Source 端（有愛好的話不妨運用 Google 以 MOSFET 搜羅，會有更精細的證明）。

（Source：www.slideshare.net）

其余，電腦是以 0 和 1 作演算，要怎樣以電晶體滿意這個手段呢？做法即是確定電晶體能否有交流電流利。當在 Gate 端（綠色的方塊）做電壓需要，交流電就會從 Drain 端到 Source 端，即使沒有需要電壓，交流電就不會震動，如許就不妨表白 1 和 0。（至于干什么要用 0 和 1 作確定，有愛好的話不妨去查布林代數(shù)，咱們是運用這個本領作成都電訊工程學院腦的）

尺寸減少有其物理控制

然而，制造過程并不許無窮制的減少，當咱們將電晶體減少到 20 納米安排時，就會遇到量子物理中的題目，讓電晶體有泄電的局面，抵銷減少 L 時贏得的效率。動作革新辦法，即是導出 FinFET（Tri-Gate）這個觀念，如右上海圖書館。在 Intel 往日所做的證明中，不妨領會藉由導出這個本領，能縮小因物理局面所引導的泄電局面。

（Source：www.slideshare.net）

更要害的是，藉由這個本領不妨減少 Gate 端和基層的交戰(zhàn)表面積。在保守的做法中（左上海圖書館），交戰(zhàn)面惟有一個平面，然而沿用 FinFET（Tri-Gate）這個本領后，交戰(zhàn)面將形成立體，不妨簡單的減少交戰(zhàn)表面積，如許就不妨在維持一律的交戰(zhàn)表面積下讓 Source-Drain 端變得更小，對減少尺寸有十分大的扶助。

結(jié)果，則是干什么會有人說各大廠加入 10 納米制造過程將面對十分嚴酷的挑撥，主要原因是 1 顆亞原子的巨細大概為 0.1 納米，在 10 納米的情景下，一條線惟有不到 100 顆亞原子，在創(chuàng)造上十分艱巨，并且只有有一個亞原子的缺點，像是在創(chuàng)造進程中有亞原子掉出或是有雜質(zhì)，就會爆發(fā)不著名的局面，感化產(chǎn)物的良率。

即使沒轍想像這個難度，不妨做個小試驗。在桌上用 100 個小珠子排成一個 10×10 的正方形，而且剪裁一張紙蓋在珠子上，接著用小刷子把左右的的珠子刷掉，結(jié)果使他產(chǎn)生一個 10×5 的矩形形。如許就不妨領會各大廠所面對到的窘境，以及完畢這個目的畢竟是如許沉重。

跟著三星以及臺積電在近期將實行 14 納米、16 納米 FinFET 的量產(chǎn)，兩者都想篡奪 Apple 下一代的 iPhone 芯片代工，咱們將看到十分精粹的貿(mào)易比賽，同聲也將贏得越發(fā)省電、輕浮的大哥大，要感動摩爾定理所帶來的長處呢。

報告你什么是封裝

過程長久的過程，從安排到創(chuàng)造，畢竟贏得一顆 IC 芯片了。但是一顆芯片十分小且薄，即使不在外強加養(yǎng)護，會被簡單的刮傷破壞。其余，由于芯片的尺寸微弱，即使不必一個較大尺寸的外殼，將不易以人為安排在通路板上。所以，正文接下來要對準封裝加以刻畫引見。

暫時罕見的封裝有兩種，一種是電動玩物內(nèi)罕見的，玄色長得像蚰蜒的 DIP 封裝，另一為購置罐裝 CPU 常常見的 BGA 封裝。至于其余的封裝法，再有早期 CPU 運用的 PGA（Pin Grid Array；Pin Grid Array）或是 DIP 的變革版 QFP（塑料方形扁平封裝）等。由于有太多種封裝法，以次將對 DIP 以及 BGA 封裝做引見。

保守封裝，持久不衰

開始要引見的是雙排豎立式封裝（Dual Inline Package；DIP），從下圖不妨看到沿用此封裝的 IC 芯片在雙排接腳下，看上去會像條玄色蚰蜒，讓人回憶深沉，此封裝法為最早沿用的 IC 封裝本領，具備本錢便宜的上風，符合袖珍且不需接太多線的芯片。然而，由于大多沿用的是塑料，散熱功效較差，沒轍滿意現(xiàn)行反革命高速芯片的訴求。所以，運用此封裝的，大多是持久不衰的芯片，如次圖中的 OP741，或是對運作速率沒那么訴求且芯片較小、接孔較少的 IC 芯片。

▲ 左圖的 IC 芯片為 OP741，是罕見的電壓夸大器。右圖為它的切面圖，這個封裝是以金線將芯片接到非金屬接腳（Leadframe）。（Source ：左圖 Wikipedia、右圖 Wikipedia）

BGA 封裝

至于球格陣列（Ball Grid Array，BGA）封裝，和 DIP 比擬封裝體積較小，可簡單的放入體積較小的安裝中。其余，由于接腳位在芯片下方，和 DIP 比擬，可包含更多的非金屬接腳

十分符合須要較多接點的芯片。但是，沿用這種封裝法本錢較高且貫穿的本領較攙雜，所以大多用在高單價的產(chǎn)物上。

▲ 左圖為沿用 BGA 封裝的芯片。右圖為運用覆晶封裝的 BGA 表示圖。（Source： 左圖 Wikipedia）

動作安裝興盛，新本領躍上戲臺

但是，運用之上那些封裝法，會奢侈掉十分大的體積。像此刻的動作安裝、穿著安裝等，須要十分多種元件，即使各個元件都獨力封裝，拉攏起來將奢侈特殊大的空間，所以暫時有兩種本領，可滿意減少體積的訴求，辨別為 SoC（System On Chip）以及 SiP（System In Packet）。

在聰慧型大哥大剛興盛時，在各大財政和經(jīng)濟雜誌上皆可創(chuàng)造 SoC 這個動詞，但是 SoC 畢竟是什么貨色？大略來說，即是將本來各別功效的 IC，調(diào)整在一顆芯片中。藉由這個本領，不只不妨減少體積，還不妨減少各別 IC 間的隔絕，提高芯片的計劃速率。至于創(chuàng)造本領，便是在 IC 安排階段時，將各個各別的 IC 放在一道，再透過先前引見的安排過程，創(chuàng)造成一張光罩。

但是，SoC 并非惟有便宜，要安排一顆 SoC 須要十分多的本領共同。IC 芯片各自命裝時，各有封裝外部養(yǎng)護，且 IC 與 IC 間的隔絕較遠，比擬不會爆發(fā)交互干預的景象。然而，當將一切 IC 都包裝在一道時，即是惡夢的發(fā)端。IC 安排廠要從向來的簡單安排 IC，形成領會并調(diào)整各個功效的 IC，減少工程師的處事量。其余，也會遇到很多的情景，像是通信芯片的高頻訊號大概會感化其余功效的 IC 等景象。

其余，SoC 還須要贏得其余廠商的 IP（intellectual property）受權，本領將旁人安排好的元件放到 SoC 中。由于創(chuàng)造 SoC 須要贏得整顆 IC 的安排詳細，本領做出完備的光罩，這同聲也減少了 SoC 的安排本錢。大概會有人置疑何不本人安排一顆就好了呢？由于安排百般 IC 須要洪量和該 IC 關系的常識，惟有像 Apple 如許多金的企業(yè)，才有估算能從各著名企業(yè)挖角頂尖工程師，以安排一顆嶄新的 IC，透過協(xié)作受權仍舊比自行研制合算多了。

折衷計劃，SiP 現(xiàn)身

動作代替計劃，SiP 躍上調(diào)整芯片的戲臺。和 SoC 各別，它是購置各家的 IC，在結(jié)果一次封裝那些 IC，如許便少了 IP 受權這一步，大幅縮小安排本錢。其余，由于它們是各自獨力的 IC，相互的干預水平大幅低沉。

▲ Apple Watch 沿用 SiP 本領將所有電腦框架結(jié)構(gòu)封裝成一顆芯片，不只滿意憧憬的功效還減少體積，讓手錶有更多的空間放干電池。（Source：Apple 官網(wǎng)）

沿用 SiP 本領的產(chǎn)物，最著名的非 Apple Watch 莫屬。由于 Watch 的里面空間太小，它沒轍沿用保守的本領，SoC 的安排本錢又太高，SiP 成了重要之選。藉由 SiP 本領，不只可減少體積，還可拉近各個 IC 間的隔絕，變成可行的折衷計劃。下圖便是 Apple Watch 芯片的構(gòu)造圖，不妨看到十分多的 IC 包括在個中。

▲ Apple Watch 中沿用 SiP 封裝的 S1 芯片里面擺設圖。（Source：chipworks）

實行封裝后，便要加入嘗試的階段，在這個階段便要確認封裝完的 IC 能否有平常的運作，精確精確之后便可出貨給組建廠，做出咱們所見的電子產(chǎn)物。至此，半半導體財產(chǎn)便實行了所有消費的工作。

IC行業(yè)超過企業(yè)

十大IDM企業(yè)：

1、英特爾(Intel)(采購了Altera)

2、三星(Samsung)

3、海力士半半導體(SK Hynix)

4、美光(Micron)（采購了爾必達）

5、德州儀器(TI)（采購了國半）

6、恩智浦(NXP)(采購了Freescale(飛思卡爾))

7、東芝(Toshiba)

8、英飛凌(Infineon)(采購了IR)

9、意法半半導體(ST)

10、索尼(Sony)

Fabless（純安排，無晶圓廠)

企業(yè)很多，如：

高通(Qualcomm)

安華高(Avago)(采購了博通)

聯(lián)發(fā)科(MTK)

英偉達(NVIDIA)

超微(AMD)

深圳市海思

Apple

亞德諾半半導體(ADI)(采購Linear)

瑞薩電子(Renesas)

十足高科技(Marvell)

賽靈思(Xilinx)

展訊

安森美(ON)(采購了Fairchild、Aptina)

羅姆半半導體(ROHM)

聯(lián)詠(Novatek)

戴樂格半半導體(Dialog)

瑞昱(Reltek)

奇景光電(Himax)

凌云半半導體（Cirrus Logic）

萊迪思(Lattice)

大唐半半導體

華夏華東軍政大學

奕力

敦泰

復興

瑞芯微(Rockchip)

全志(Allwinner)

珠海炬力(ACTIONS)

格科微

匯頂高科技

思比科微

國芯

人民本領

君正

瀾起

盈方微

思立微

……之類很多

晶圓代工業(yè)企業(yè)業(yè)：

1、臺積電(TSMC)

2、格羅方德(GlobalFoundries)(兼并了IBM的IC交易和新加坡特準CSM)

3、臺灣聯(lián)華電子(UMC)

4、三星(Samsung)

5、中芯國際(SMIC)

6、Powerchip

7、Tower Jazz

8、富士通(Fujitsu)

9、前衛(wèi)半半導體（Vanguard）

10、上海華虹宏力(HHNEC)

11、Dongbu

12、SSMC

13、WIN

14、力晶半半導體（PSC）

15、寰球進步(VIS)

16、美格納(MagnaChip)

17、華潤上華（CSMC）

18、天津中環(huán)（TJSemi）

19、吉林華微

20、上海華力微電子（HLMC）

21、長江保存（武漢新芯、紫光）

22、無錫SK海力士意法半半導體

23、英特爾半半導體（大連）

24、上海進步（ASMC）

25、和艦高科技（蘇州）（HJTC）

26、天水天光

27、深圳正直微

28、杭州士蘭（Silan）

29、華夏南科團體

30、茂德高科技ProMOS

……

封測廠：

1、大明光(ASE)（采購硅品高科技）

2、安靠(Amkor)（采購J-devices）

3、江蘇長電高科技（采購星科金朋）

4、力成高科技（采購超豐）

5、新加坡共同高科技（UTAC）

6、南茂高科技

7、頎邦高科技

8、天水華天高科技

9、南通富士通微電子

10、京元電子

11、Nepes

12、Unisem

13、福懋高科技

14、菱生精細

15、深圳硅格

16、蘇州晶方

17、無錫華潤安盛

18、嘉盛半半導體

19、無錫華進半半導體

20、蘇州固锝

21、蘇州大明新

22、深圳佰維保存

23、北京首都鋼鐵公司微（BSMC）

24、池州華鈦半半導體（NationT)

25、頎中高科技(蘇州)

26、寧波芯健半半導體

27、深圳康姆高科技

28、江蘇新潮高科技

29、南通華達微電子

30、飛思卡爾半半導體（華夏）

31、海太半半導體（無錫）

32、英特爾產(chǎn)物(成都)有

33、上海凱虹

34、晟碟半半導體(上海)(SanDisk）

35、風格高科技

專題推薦：

江門回收廢鋁

江門回收廢銅

江門回收廢鐵

江門回收廢紙

江門廢紙回收

江門廢塑料回收

江門廢銅回收

江門廢鋁回收

江門廢鐵回收

中山廢品回收

廣東廢品回收

江門廢品回收

江門起重機安裝

江門廢品站